科创中国

需求描述

需求任务：

使用高速互连接口和先进封装对多核芯片进行互连，带宽、时延、功耗等性能指标优于使用PCIe在PCB上的SMP互连。

探索高效、可靠的互联接口与封装标准，追求通用、可复用、可量产、易拓展的封装方案。

针对新型封装内计算核互连的互连网络设计，层次化、无死锁、动态自适应，可容错的互连网络和路由算法。

        复杂AI场景中的多任务在多芯片集成系统上分割、映射、调度，并且可以根据场景和任务的不同在封装层面灵活地配置系统架构。

指标建议：

        预计2022年达到：利用16块AI裸片（Chiplet）和先进封装实现单芯片（Package）128Tops（int8）（理论峰值）的AI算力，1024GBps内存带宽（理论峰值），能够运行绝大部分主流AI模型。