通用输入缓冲器
价格 双方协商
地区: 四川省 德阳市 旌阳区
需求方: 四川***公司
行业领域
电子信息技术
需求背景
半导体集成电路使用单端和差分信令通过印刷电路板(PCB)迹线相互通信。单端
信令在点对点信令的情况下对传送和接收设备仅要求一条PCB迹线和一个引脚,而差分信令则对传送和接收设备中的每一者都要求两条PCB迹线和两个引脚。虽然差分信令要求两倍于单端信令的引脚和PCB迹线,但是它通常被用于其中噪声免疫性很重要的应用且用于较高频率信令(通常在150MHz以上)。
至于电压电平,输入缓冲器可被设计成用于轨到轨(0到Vdd)信令(诸如低电压互
补金属氧化物半导体(LVCMOS)输入缓冲器),或者被设计成用于如在低电压正伪发射极耦合逻辑(LVPECL)、高速电流导引逻辑(HCSL)、低电压差分信令(LVDS)和电流模式逻辑(CML)输入中的子轨到轨信令,其中输入电压围绕预定义的偏置电压摆动,并且摆动的幅值低于轨到轨电压。
虽然大多数的半导体器件要求输入缓冲器或为单端或为差分,但是一些器件要求
可接收单端和差分信令两者的输入缓冲器,诸如数字锁相环(DPLL)、现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。DPLL通常需要尽可能多地端接具有大范围的输入频率(从lHz到lGHz)的输入参考。另一方面,FPGA和CPLD是需要处理各种输入格式和频率的通用设备。这些设备中的一些具有成对的输入引脚,使得两个输入引脚可支持或两个单端LVCMOS或一个差分输入。
需解决的主要技术难题
输入适配性:实现对各种不同类型输入信号的适配,包括但不限于模拟信号、数字信号、高频信号等。
信号稳定性:解决输入信号在传输过程中可能遇到的噪声、干扰等问题,确保输入信号的稳定性和可靠性。
时序控制:设计合理的时序控制电路,以确保输入信号与输出信号之间的同步性和精确性。
期望实现的主要技术目标
需求解析
解析单位:四川省德阳市 解析时间:2023-08-09
杨京典
电子科技大学成都学院
教授
综合评价