您所在的位置: 成果库 一种基于FPGA的IPsec抗重放方法

一种基于FPGA的IPsec抗重放方法

发布时间: 2023-06-25

基本信息

合作方式： 合作开发
成果类型： 发明专利,实用新型专利
行业领域：
电子信息技术
成果介绍
本发明涉及一种基于FPGA的IPsec抗重放方法，包括：外网软件单元接收到IPsec数据报文后确定该IPsec数据报文唯一的SA信息；
成果亮点
对SA信息对应的序列号进行抗重放判断；判断该序列号是重复的序列号时丢弃该IPsec数据报文，不是则将SA信息和IPsec数据报文封装成带有私有头部的第一数据报文，并将第一数据报文发送给FPGA硬件单元；FPGA硬件单元对第一数据报文中的IPsec数据报文进行数据完整性校验，并将校验结果封装在第二数据报文发送回外网软件单元；外网软件单元从接收到的第二数据报文提取出校验结果，校验结果为校验成功时则将所记录的序列号加入位图中；校验不成功则清除记录的序列号；解决现有隔离网关中IPsec抗重放机制的可靠性较差的问题。
团队介绍
刘锋，李书胜，沈永超，彭凯，李梦君，李志康，薛楠楠，梅松
成果资料