科创中国
高速RS 编译码器的设计与硬件实现技术
发布时间: 2022-10-10
基本信息
合作方式：
合作开发
成果类型：
新技术
行业领域：
电子信息技术,通信技术
成果介绍
项目1. 56G PAM4 芯片的前向纠错码（FEC）设计开发
针对*** 标准中的（544，514）RS 码，开发超高速RS 编
译码器，速率达到几十到几百Gbps。
项目2. 面向单通道224G+bps 速率的高性能FEC 纠错技术项目
当前现有单通道SerDes 速率已经提升到112Gbps，采用的FEC
技术为RS(544,514)， 当未来速率提升至224G+bps 时，现有FEC 技
术面临性能不足的技术风险。本项目从信息论出发，探索以太领域单
通道224G+bps 场景高性能FEC 算法架构和技术演进方向，突破现有
FEC 算法性能瓶颈并实现关键技术预埋，构筑技术壁垒、成为业界技
术标杆。
成果亮点
1. 基于BM 算法和WB 算法新型RS 译码算法
2. 融合FFT 算法的RS 编译码算法
3. 新型编译码器实现架构
团队介绍
西安电子科技大学的白宝明教授领衔的“Shannon 团
队”，长期以来从事信道编译码技术及在通信系统的应用研究。该团
队在信道编码理论与工程应用方面，取得了很多重要成果。团队先后
承担国家973、863、国家自然科学基金10 余项，以及国防电子预研
课题等，近五年纵向项目到校总经费1200 余万元。此外，团队还申
请国家发明专利50 余项，发表SCI、EI 等学术论文200 余篇，出版
专著2 部。与电信科学技术研究院（CATT）联合提出的LDPC 码入选
3GPP 5G LDPC 编码标准，所提出的Hash-Polar 码被3GPP 确定为5G
Polar 编码三种候选方案之一。获国家科技进步二等奖1 项（2012）、
团队成员荣获多项最佳论文奖，如2016 年IEEE IT best paper awards、
2018 中国通信最佳论文奖。
成果资料
成果综合评价报告
评价单位：- (-) 评价时间：2023-10-28
李卫斌
西安电子科技大学
教授
综合评价
该技术创新性很强，且技术成熟，投资回报比较可靠。总体而言，该项技术思路方向很好，未来市场空间较大，有利于当前政策要求，转化成熟度高，值得支持推广。建议强化相应产品开发，加大产业链开发力度。
查看更多>
下载app