科创中国
集成电路建模与仿真关键技术
发布时间: 2021-11-10
基本信息
合作方式：
技术服务
成果类型：
新技术
行业领域：
新一代信息技术产业,信息传输、软件和信息技术服务业
成果介绍
集成电路建模与仿真是集成电路领域非常重要且基础的工作，目前面临多方面的挑战：首先，随着集成电路特征尺寸的不断缩小，工艺浮动的影响越来越大，而传统方法针对工艺浮动的统计测试与统计分析的时间与人力成本非常高，严重影响了元器件设计与建模的效率；其次，随着集成电路处理信号频率的不断升高，元器件，特别是无源元件的寄生效应和分布式效应变得越来越严重和复杂，传统的方法很难保证宽频段的建模精确度。最后，随着技术的发展，人们提出越来越多的新型器件，这些器件具有特殊且复杂的性质，准确建模与仿真的难度较大。为了解决以上问题，本项目进行了多方面的研究： 1. 提出了新型的集成电路统计测试与分析框架。 框架的核心思想是通过自适应学习来减少冗余测试。我们提出了基于高斯过程回归和偏最小二乘回归的新型回归建模方法，同时，提出了器件特性数据特征的概念，以及特征提取和匹配等方法。解决了元器件统计测试与分析过程时间和人力成本过高的难题。 2. 提出了新型的集成电路成品率统计分析与优化框架。 框架的主要思想是通过减少成品率分析过程中电路仿真的数量来降低成品率分析的代价。我们提出了基于在线替代模型的方法，并结合了重要边界采样、修正的响应表面建模和人工神经网络等方法，极大地提高了集成电路成品率统计分析和优化的效率。 3. 提出了新型的无源元件建模方法。 针对射频和毫米波无源元件，我们提出了多种建模方法：第一，我们在传统的等效电路模型基础上，提出了自适应边界压缩的方法，实现了高效的可缩放模型参数的自动提取；第二，我们在传统的有理分式建模方法基础上，提出了可缩放的有理分式建模方法，实现了宽频段的高精确度可缩放模型建模。第三，针对常用的共面波导，我们引入了一条L-C-R的支路来描述共面波导的信号线到下层金属地线的耦合，有效提高了建模精度。通过这些方法，解决了传统方法难以搭建可缩放的射频和毫米波片上无源元件模型的问题。 4. 提出了下一代新型半导体器件建模仿真方法。 在碳纳米管等新型器件的建模仿真中，首次引入了Dipole Effect来计算肖特基势垒的高度并解释金属与半导体表面产生费米钉扎的原因，解决了传统的金属和碳纳米管接触line-up理论无法与实验结果吻合的问题。 基于上述工作，发表了代表性论文35篇，其中4篇获得了国际会议的论文奖，申请专利12项，其中已获得授权5项，申请并已获得软件著作权2项。研究成果已经成功应用于北京华大九天软件有限公司，北京博达微科技有限公司，湖州想实电子股份有限公司等多个企业的生产中，创造产值共约2890万元，其中为清华大学创造收入约1348万元。
成果亮点
团队介绍
成果资料
下载app